近日，华为提出名为“韬（τ）定律”的半导体技术发展新原则，被视为中国在芯片领域首次尝试定义产业技术方向，旨在突破当前遵循“摩尔定律”所遭遇的物理与经济双重瓶颈，开辟一条提升芯片性能的新赛道。
背景：传统“几何缩微”路径面临挑战
长期以来，半导体行业依赖“摩尔定律”，即通过不断缩小晶体管尺寸（从14纳米、7纳米向5纳米、3纳米演进）来提升芯片集成度与性能。然而，当前该路径正面临严峻挑战：晶体管尺寸已逼近物理原子极限，难以持续微缩；先进制程研发与制造成本呈指数级攀升，经济效益下降；与此同时，AI、移动计算等领域对算力的需求仍在迅猛增长。对于中国半导体产业而言，获取最先进光刻机等制造设备受限，使得沿袭传统的“几何缩微”之路更为艰难。
新思路：从“几何缩微”转向“时间缩微”
在此背景下，华为提出的“韬（τ）定律”提供了新思路。其核心在于，将技术攻坚的重点从追求晶体管尺寸的缩小（空间维度），转向追求信号在芯片内部传输速度的极致提升（时间维度）。τ在物理学中常代表时间常数，此定律意在通过缩短信号延迟、提升传输效率来实现芯片性能的飞跃。
关键技术：“逻辑折叠”实现结构创新
为实现“时间缩微”，华为提出了“逻辑折叠”技术。形象而言，传统芯片布局如同“平铺的一层楼”，晶体管平面排列，提升密度主要依靠缩小每个“房间”（晶体管）的面积。而“逻辑折叠”则如同“建造高楼”，通过立体堆叠、折叠电路结构，在单位面积内集成更多晶体管，并大幅缩短信号传输路径。这种方法通过设计与架构的创新，在不必然依赖更小晶体管尺寸的情况下，同步提升芯片的晶体管密度与运算速度。
成果与展望：以设计创新弥补工艺差距
华为透露，基于此思路，过去六年已设计并量产了381款芯片。今年秋季即将发布的新一代麒麟手机芯片将完整采用“逻辑折叠”技术，预计性能将获得大幅提升。更值得关注的是，华为预测，通过持续迭代该方法，到2031年，基于现有工艺制造的高端芯片，其晶体管密度有望达到相当于1.4纳米制程的水平。这意味着，即使不依赖于最尖端的制造设备，也能通过设计创新实现顶级的芯片性能，为突破外部技术限制提供了现实可行的路径。
总结
业内分析指出，“韬（τ）定律”的本质是从“比拼元件微小化”转向“比拼信号速度与结构巧思”。在传统路径步履维艰之际，这一新原则尝试为中国乃至全球半导体产业探索一条绕过物理极限与高成本制约的全新发展方向。其成功实践，或将在未来几年深刻影响全球芯片产业竞争格局。
